ЭУМК по дисциплине "Проектирование проблемно-ориентированных вычислительных средств" › Программа

# Электронный учебно-методический
комплекс по дисциплине
"Проектирование проблемно-ориентированных вычислительных средств"

для специальности

1-40 02 02 «Электронные вычислительные средства»

Оглавление | Программа | Теория | Практика | Контроль знаний | Об авторах

Учреждение высшего образования
«Белорусский государственный университет
информатики и радиоэлектроники»

    	СОГЛАСОВАНО						УТВЕРЖДАЮ
    	Декан факультета ЗО					Декан факультета КП
    	                А.В. Ломако				                С.К. Дик
    	 25     03      2013					 25     03      2013
    								Регистрационный № УД- 1-07-321 /р.

ПРОЕКТИРОВАНИЕ ПРОБЛЕМНО-ОРИЕНТИРОВАННЫХ
ВЫЧИСЛИТЕЛЬНЫХ СРЕДСТВ
Рабочая учебная программа для специальности:
1-40 02 02 Электронные вычислительные средства

    	Факультет      компьютерного проектирования

    	Кафедра    электронных вычислительных средств

Форма получения высшего образования | очная | заочная
Курс (семестр) | 4(7) | 4(8) | 5(9) | Всего | 4(8) | 5(9) | 5(10) | Всего
Лекции (часов) | 48 | 32 | - | 80 | 10 | 8 | - | 18
Практические занятия (часов) | 16 | 16 | - | 32 | 6 | 2 | 2 | 10
Лабораторные занятия (часов) | 16 | 16 | - | 32 | 4 | 8 | - | 12
Курсовое проектирование (часов) | - | - | 16 | 16 | - | - | - | -
Всего аудиторных часов по дисциплине | 80 | 64 | 16 | 160 | 20 | 18 | 2 | 40
Всего часов по дисциплине | 186 | 144 | 30 | 360 | 186 | 144 | 30 | 360
Самостоятельная работа (часов) | 106 | 80 | 14 | 200 | 166 | 126 | 28 | 320
Экзамен (семестр) | 7 | 8 | - | - | 8 | 9 | - | -
Контрольные работы (семестр) | - | - | - | - | 8 | 9 | - | -
Курсовой проект (семестр) | - | - | 9 | - | - | - | 10 | -

2013
Составил доцент кафедры ЭВС В.Б. Клюс, к.т.н., доцент.
Рабочая учебная программа составлена на основе учебной программы «Проектирование проблемно-ориентированных вычислительных средств», утвержденной ректором Учреждения высшего образования «Белорусский государственный университет информатики и радиоэлектроники» 28.05.2010, регистрационный № УД 40-175/уч. и учебного плана специальности 1-40 02 02 Электронные вычислительные средства.
Рассмотрена и рекомендована к утверждению на заседании кафедры электронных вычислительных средств
протокол № 7 от 14.03.2013
Заведующий кафедрой __________ Петровский А.А.
Одобрена и рекомендована к утверждению Советом факультета компьютерного проектирования Учреждения высшего образования «Белорусский государственный университет информатики и радиоэлектроники»
протокол № 8 от 18.03.2013
Председатель __________ Дик С.К.
СОГЛАСОВАНО
Начальник ОМОУП __________ Ц.С. Шикова
19.03.2013
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
Цель преподавания дисциплины.

Дисциплина «Проектирование проблемно-ориентированных вычислительных средств» является одной из основных дисциплин специализации и направлена на подготовку специалистов в области проектирования и эксплуатации вычислительных средств, ориентированных на решение определенного класса задач. Она предусматривает изучение как основ организации и построения проблемно-ориентированных процессоров, так и построения специализированных вычислительных средств и систем на их основе. Целью дисциплины является изучение студентами принципов организации, построения, функционирования проблемно-ориентированных вычислительных средств и их структурных компонентов, а также знакомство со специальными командами, ориентированными на цифровую обработку сигналов. Содержание курса включает сведения о принципах организации, основах построения, функционирования и программирования цифровых процессоров обработки сигналов (ЦПОС) и проектировании вычислительных средств (ВС) на их основе. Курс является базовым для последующего изучения дисциплины «Программирование проблемно-ориентированных вычислительных средств реального времени». Содержание дисциплины должно найти отражение в дипломных проектах.

Задачи изучения дисциплины.

- формирование у студентов технического мышления;
- получение практических навыков проектирования проблемно-ориентированных вычислительных средств.

В результате изучения дисциплины студенты должны:

знать:

- структуру и архитектурные особенности цифровых процессоров обработки сигналов;
- системы команд и основы программирования цифровых процессоров обработки сигналов;
- принципы построения проблемно-ориентированных вычислительных средств;

уметь:

- ориентироваться в принципах работы конкретных проблемно-ориентированных микропроцессоров;
- разрабатывать программы для проблемно-ориентированных микропроцессоров;
- использовать специализированные микропроцессоры при проектировании проблемно-ориентированных вычислительных средств;

иметь представление о:

- основах построения систем цифровой обработки сигналов;
- современном уровне и перспективах развития ЦПОС;

владеть методами проектирования ВС на базе ЦПОС;

иметь опыт разработки программ для ЦПОС, их отладки, проектирования специализированных вычислительных систем.

Перечень дисциплин, усвоение которых необходимо для изучения данной дисциплины.

№ пп | Название дисциплины | Раздел, тема
1. | Основы проектирования электронных вычислительных средств | Все разделы
2. | Микропроцессорные системы | Все разделы
3. | Организация электронных вычислительных машин и систем | Все разделы

СОДЕРЖАНИЕ ДИСЦИПЛИНЫ
1. НАЗВАНИЕ ТЕМ ЛЕКЦИОННЫХ ЗАНЯТИЙ,
ИХ СОДЕРЖАНИЕ, ОБЪЕМ В ЧАСАХ

№ пп | Название темы | Содержание | Всего ча-сов (ау-дит.) по дневной форме обучения | Всего ча-сов (ау-дит.) по заочной форме обучения | Контро-лируемая самостоя-тельная работа студентов (для заочной формы обуч.)
Седьмой (восьмой) семестр
Раздел 1. Цифровые процессоры обработки сигналов
1. | История развития цифровых процессоров обработки сигналов | Цели и задачи дисциплины. Основные понятия и определения. Предыстория разработки универсальных цифровых процессоров обработки сигналов. Свойства и структуры ЦПОС. Цифровые процессоры сигналов (ЦПС) серии TMS320. Особенности цифровой обработки сигналов (ЦОС). Эволюция процессоров семейства TMS320. Основные технические характеристики ЦПС TMS320. | 4 | 0,5 | 3,5
2. | Архитектура и основные блоки процессоров платформы с5000 | Архитектура процессоров семейства TMS320 платформы С5000. Сравнительная характеристика основных процессоров семейства TMS320 платформы С5000. Структура ядра процессоров С5000, внутренняя память и внутренняя периферия процессоров. Структура внутренних шин. Назначение основных выводов процессоров TMS320C5х. | 6 | 2 | 4

3.

Операционное устройство процессоров платформы с5000

Организация внутренней памяти программ и данных процессоров TMS320C5х. Управление блоками памяти. Регистры с отображением на память.
Адресация памяти данных. Прямая и косвенная адресация. Методы адресации в двухоперандных командах. Адресация памяти программ в процессоре.
Общая характеристика системы команд процессоров платформы С5000.
Центральное арифметическое устройство. Регистры состояния и режима процессора. Назначение их основных битов и управление ими.
Арифметическо-логическое устройство (АЛУ). Передача данных в АЛУ. Бит переноса, коррекция переполнения, режимы обработки данных в АЛУ.
Аккумуляторы. Загрузка и сохранение аккумуляторов в память, сдвиги, специальные режимы записи в память.
Устройство умножения с сумматором. Источники входных данных. Правила умножения целых и дробных чисел с фиксированной запятой.
Организация умножения с накоплением, специальные команды типа MAC и MAS.

16

1,5

14,5

4.

Управляющее устройство процессоров платформы с5000

Счетчик команд и генератор адреса программы. Первоначальный сброс процессора. Организация повторения одиночных команд.
Организация повторения групп команд. Особенности повторения команд.
Система прерываний процессоров платформы С5000. Вектора прерываний, регистры флагов и масок прерываний. Сохранение контекста при прерываниях.
Организация конвейера в процессорах платформы С5000. Особенности выполнения отдельных команд и обработки прерываний. Операции с памятью с двойным доступом.
Основные временные диаграммы циклов процессора. Аппаратные и программные циклы ожидания.

10

4

6

5.

Внутренняя периферия процессоров платформы с5000

Основные периферийные устройства (ПУ) процессоров С5000. Регистры периферийных устройств с отображением на память. Доступ к регистрам ПУ.
Внутренний таймер. Регистры и режимы работы таймера. Тактовый генератор и умножитель частоты.
Параллельный интерфейс связи с главным компьютером (HPI-интерфейс).
Многоканальный буферизированный последовательный порт. Инициализация и управление последовательным портом.
Регистры управления и основные режимы работы последовательного порта.
Контроллер прямого доступа в память (ПДП). Назначение и основные режимы работы контроллера ПДП. Регистры управления контроллером ПДП. Инициализация контроллера ПДП.

12

2

10

Итого за 7 (8) семестр | 48 | 10 | 38
Восьмой (девятый) семестр
Раздел 2. Проектирование проблемно-ориентированных вычислительных средств на базе ЦПОС

6.

Отладочный модуль TMS320С5x и FSK-модем на его основе

Архитектура и принцип работы модема с частотной модуляцией (FSK). Реализация модулятора FSK-модема.
Реализация демодулятора FSK-модема. Принцип выделения частот единицы и нуля.
Архитектура лабораторных макетов на базе процессоров TMS320C5х. Функциональная схема интерфейса.
Аналоговая интерфейсная микросхема TLC320. Структурная схема и управление режимами работы. Программная инициализация аналоговой интерфейсной микросхемы и всего лабораторного макета.

8

2

6

7.

Модуль аналого-цифрового ввода–вывода и обработки информации на базе ЦПОС

Архитектура модуля аналого-цифрового ввода–вывода и обработки информации. Функциональная схема модуля.
Основные технические характеристики модуля. Организация внешней памяти модуля. Память программ и память данных модуля.
Подключение модуля к системной шине ПЭВМ. Управление модулем. Обмен данными с модулем. Регистры данных, команд и управления.
Интерфейс внешних устройств процессора TMS. Дискретные и аналоговые порты. Прерывания.
Задание конфигурации модуля. Доступ к ресурсам модуля со стороны HOST-компьютера.
Доступ к ресурсам модуля со стороны процессора TMS320, распределение портов ввода-вывода. Основные команды управления модулем.

12

4

8

8.

Блок многочастотного приемника сигналов для цифровой АТС

Архитектура блока многочастотного приемника сигналов (МЧП). Функциональная схема блока. Основные технические характеристики.
Подключение внешней флэш-памяти к блоку МЧП. Первоначальная загрузка программы в блок МЧП.
Подключение блока к системной шине ПЭВМ с использованием регистров данных, команд и управления. Управление блоком. Обмен данными с блоком.
Подключение блока к системной шине ПЭВМ через HPI-интерфейс. Обмен данными и командами. Прерывания.
Основные команды управления блоком МЧП. Распределение памяти в блоке МЧП.
Программа инициализации блока многочастотного приемника. Программа дешифрации и выполнения команд блока МЧП.

12

2

10

Итого за 8 (9) семестр | 32 | 8 | 24
Всего по дисциплине | 80 | 18 | 62

2. ПЕРЕЧЕНЬ ТЕМ ПРАКТИЧЕСКИХ (СЕМИНАРСКИХ) ЗАНЯТИЙ,
ИХ СОДЕРЖАНИЕ И ОБЪЕМ В ЧАСАХ

№ пп | Название темы | Содержание | Всего ча-сов (ау-дит.) по дневной форме обучения | Всего ча-сов (ау-дит.) по заочной форме обучения | Контро-лируемая самостоя-тельная работа студентов (для заочной формы обуч.)
Седьмой (восьмой) семестр
1. | Основные группы команд. Форматы команд. Основные способы адресации данных. | Основные группы команд. Форматы одно-, двух- и трехоперандных команд. Непосредственная, абсолютная, прямая и косвенная адресация данных. Директивы ассемблера для задания констант. | 2 | 1 | 1
2. | Группа команд работы с аккумулятором. | Команды загрузки и сохранения аккумулятора, основные арифметические и логические команды. | 2 | 1 | 1
3. | Команды переходов, ввода/вывода и управления. | Условный и безусловный переход, условия переходов, работа с параллельными портами ввода/вывода, управление битами режимов работы процессора. | 2 | 1 | 1
4. | Организация обмена информацией между памятью данных, программ и устройствами ввода/вывода. | Команды пересылки между различными пространствами памяти. Параллельные команды. | 2 | 1 | 1
5. | Основные приемы, особенности и команды для организации циклов. | Зацикливание одной команды, два способа зацикливания группы команд. Вызов подпрограмм. | 2 | 0,5 | 1,5
6. | Команды работы с индексными регистрами и блоком умножения. | Способы модификации вспомогательных регистров. Простые команды умножения. | 2 | 0,5 | 1,5
7. | Работа с целыми и дробными числами в блоке умножения. | Форматы представления целых и дробных данных с фиксированной запятой. Особенности выполнения операций умножения с целыми и дробными числами. | 2 | 0,5 | 1,5
8. | Организация вычисления произведения чисел с накоплением. | Специальные команды умножения и проблемно-ориентированные команды. Вычисление суммы произведений массивов чисел, организация задержки в цифровом фильтре. | 2 | 0,5 | 1,5
Итого за 7 (8) семестр | 16 | 6 | 10
Восьмой (девятый) семестр
9. | Программы суммирования элементов. | Директивы ассемблера для описания переменных и констант. Написание программы нахождения суммы элементов массива. Работа с числами со знаком и без знака. | 2 | 0,5 | 1,5
10. | Директивы ассемблера для подключения файлов. Программы поиска минимальных и максимальных элементов в массивах чисел. | Директивы ассемблера для подключения файлов. Трансляция программы, состоящей из нескольких модулей. Написание программы для поиска в массиве чисел со знаком и без знака минимальных или максимальных значений. | 2 | 0,5 | 1,5
11. | Директивы описания переменных и сборка программы. Подсчет числа элементов в массивах по заданным условиям. | Директивы описания глобальных переменных и сборка программы из объектных модулей. Программы подсчета числа элементов массива больших или меньших порога, четных или нечетных, положительных или отрицательных и т.п. | 2 | 0,5 | 1,5
12. | Использование командных файлов. Программы простейших преобразований элементов массива с одним операндом. | Понятие командного файла и его основные элементы. Написание программ изменения знака числа в дополнительном коде, инверсии битов и изменения знакового разряда числа. | 2 | 0,5 | 1,5
13. | Эмуляция ввода-вывода в отладчике. Программы простейших преобразований элементов массива с двумя операндами. | Организация эмуляции устройств ввода-вывода с использованием файлов и контрольных точек. Написание программ прибавления к элементам массив и вычитания из элементов массива констант и содержимого ячеек памяти. | 2 | - | 2
14. | Алгоритмы и программы перемножения чисел в разных форматах. | Формат целых, дробных и смешанных чисел. Перемножение целых и дробных чисел. Общее правило умножения чисел в произвольных форматах. | 2 | - | 2
15. | Реализация операции деления. | Команда условного вычитания и ее использование для выполнения операции деления целых и дробных чисел. | 2 | - | 2
16. | Реализация операции извлечения квадратного корня. | Алгоритм извлечения квадратного корня. Программа извлечения квадратного корня из целых и дробных чисел. | 2 | - | 2
Итого за 8 (9) семестр | 16 | 2 | 14
Всего по дисциплине | 32 | 8 | 24

3. ПЕРЕЧЕНЬ ТЕМ ЛАБОРАТОРНЫХ ЗАНЯТИЙ,
ИХ НАИМЕНОВАНИЕ И ОБЪЕМ В ЧАСАХ

№ пп | Название темы | Содержание | Всего ча-сов (ау-дит.) по дневной форме обучения | Всего ча-сов (ау-дит.) по заочной форме обучения
Седьмой (восьмой) семестр
1. | Выполнение основных команд процессора с различными типами данных и в различных режимах работы АЛУ. | Знакомство с системой Code Composer Studio и выполнение основных команд процессора (сложение, вычитание, модуль, инверсия) при различных режимах работы АЛУ (расширение знака и коррекция переполнения). | 4 | -
2. | Использование специальных режимов работы и команд для формирования сигналов различной формы. | Программирование генераторов пилообразных и треугольных сигналов с использованием режимов расширения знака и коррекции переполнения. | 4 | -
3. | Использование специальных режимов работы и команд для формирования сигналов различной формы. | Программирование генераторов трапецеидальных сигналов с использованием режимов расширения знака и коррекции переполнения. | 4 | 4
4. | Формирование синусоидальных сигналов. | Программирование генератора синусоидальных сигналов на основе неустойчивого звена 2-го порядка. | 4 | -
Итого за 7 (8) семестр | 16 | 4
Восьмой (девятый) семестр
5. | Разработка и отладка программы модулятора FSK-модема. | Разработка и отладка программы управляемого генератора синусоидальных сигналов. | 4 | 4
6. | Разработка и отладка программы модулятора FSK-модема. | Разработка и отладка программы кодирования и передачи заданной информации. | 4 | 4
7. | Разработка и отладка программы демодулятора FSK-модема. | Разработка и отладка программы приема и демодуляция сигнала. Фазовращатель и умножитель. | 4 | -
8. | Разработка и отладка программы демодулятора FSK-модема. | Разработка и отладка программы низкочастотной фильтрации сигнала и декодирование сигнала. | 4 | -
Итого за 8 (9) семестр | 16 | 8
Всего по дисциплине | 32 | 12

4. КУРСОВОЙ ПРОЕКТ, ЕГО ХАРАКТЕРИСТИКА

Курсовой проект имеет следующие цели и задачи:

- систематизировать, закрепить и углубить теоретические знания, полученные при изучении дисциплины «Проектирование проблемно-ориентированных вычислительных средств», а также ранее при изучении общепрофессиональных и специальных схемотехнических дисциплин;
- получить практические навыки самостоятельной работы при решении комплекса задач, связанных с проектированием проблемно-ориентированных вычислительных средств с использованием современной элементной базы;
- научить пользоваться специальной, справочной и другой нормативно-технической литературой, действующими стандартами;
- подготовить студента к дипломному проектированию и последующей самостоятельной работе по специальности.

Курсовой проект должен представлять собой самостоятельное решение комплексной инженерно-технической задачи, связанной с проектированием систем, ориентированных на решение задач цифровой обработки сигналов, а также их системного и прикладного программного обеспечения. Объем в часах - 30.

Объектом курсового проектирования является схемотехнически законченное микропроцессорное устройство. Тематика проектов – цифровая техника, устройства автоматики, управления и регулирования, автомобильная электроника, системы безопасности, измерительные устройства, а также аппаратное и программное обеспечение для изучения и отладки микропроцессорных средств.

Рекомендуются следующие типовые темы курсовых проектов:

- Разработка специализированного устройства для цифровой фильтрации или для спектрального анализа.
- Разработка специализированного устройства цифрового модема.
- Разработка специализированного устройства для формирования и анализа сигналов различного типа и назначения.
- Разработка специализированного устройства ввода и обработки различных сигналов.
- Разработка специализированного устройства для компрессии, декомпрессии, кодирования и декодирования данных.
- Разработка специализированного устройства для управления различным оборудованием.

В качестве исходных данных для выполнения курсового проекта задаются: назначение устройства и требования пользователя, тип микропроцессора, объемы и организация памяти, набор и технические характеристики периферийных устройств. Заданием на курсовое проектирование предусматривается разработка структурной организации, алгоритма работы, схемы электрической принципиальной вычислительной системы и ее программного обеспечения.

Курсовой проект должен содержать: проектировочную часть, помещаемую в пояснительной записке, и графическую часть, оформленную комплектом схем. Общий объем пояснительной записки должен составлять 30–40 страниц. Графическая часть проекта включает комплект схем на разрабатываемое устройство объемом не менее 3 листов соответствующего формата.

Выполнение курсового проекта рассчитано на 16 аудиторных часов для дневной формы обучения.

5. КОНТРОЛЬНЫЕ РАБОТЫ, ИХ ХАРАКТЕРИСТИКА
(ПО ЗАОЧНОЙ ФОРМЕ ОБУЧЕНИЯ)

Выполняются две контрольные работы (в восьмом и девятом семестрах), включающие теоретический, практический вопросы и задачу на программирование. Объем работы 15-20 страниц машинописного текста.

№ пп | Тема | Характеристика | Объем в часах
1. | Контрольная работа № 1 | Контрольная работа представляет собой срез знаний, по разделам дисциплины, изучаемым в 9 семестре. Примерный перечень заданий приведен в ЭУМКД. Все требования к работе и выбору варианта задания изложены в методических указаниях, размещенных на сайтах кафедры и ФЗО. | 20
2. | Контрольная работа № 2 | Контрольная работа представляет собой срез знаний, по разделам дисциплины, изучаемым в 10 семестре. Примерный перечень заданий приведен в ЭУМКД. Все требования к работе и выбору варианта задания изложены в методических указаниях, размещенных на сайтах кафедры и ФЗО. | 20

6. ЛИТЕРАТУРА
6.1. ОСНОВНАЯ

6.1.1. Солонина, А. И. Алгоритмы и процессоры цифровой обработки сигналов / А. И. Солонина, Д. А. Улахович, Л. А. Яковлев. – СПб. : БХВ-Петербург, 2002.

6.1.2. Матюшкин, Б. Д. Цифровая обработка сигналов : процессоры, алгоритмы, средства проектирования / Б. Д. Матюшкин, М. С. Куприянов. – 2-е изд., перераб. и доп. – СПб. : Политехника, 2002.

6.1.3. TMS320C54x DSP. Reference Set. Volume 1: CPU and Peripherals. – Texas Instruments, 2001.

6.1.4. TMS320C54x DSP Enhanced Peripherals Reference Guide. – Texas Instruments, 2007.

6.1.5. TMS320C54x DSP. Reference Set. Volume 5: Enhanced Peripherals. – Texas Instruments, 2001.

6.1.6. Digital Signal Processing Applications with the TMS320 Family. Theory, Algorithms, and implementations. Volume 2. – Texas Instruments, 2000.

6.1.7. Модуль аналого-цифрового преобразования информации : отчет по НИР. Гос. №19973069 / А. А. Петровский [и др.]. – Минск : БГУИР, 1999.

6.1.8. Блок многочастотного приемника МЧП2 : отчет по НИР. Гос. № 2002412 / А. А. Петровский [и др.]. – Минск : БГУИР, 2003.

6.1.9. Code Composer Studio Getting Started Guide. – Texas Instruments, 2001.

6.2. ДОПОЛНИТЕЛЬНАЯ

6.2.1. Джервис, Б. Цифровая обработка сигналов : практический подход / Б. Джервис, Э. Айфичер ; пер. с англ. – 2-е изд.– М. : Издат. дом «Вильямс», 2004.

6.2.2. Смит, С. Цифровая обработка сигналов : практич. руководство для инженеров и научных работников / С. Смит ; пер. с англ. – М. : Додэка-XXI, 2008.

6.2.3. Процессоры цифровой обработки сигналов фирмы Texas Instruments C2000, C5000, C6000. – ЗАО SCAN, 1999.

6.2.4. Потемкин, А. И. Справочник по системе MATLAB / А. И. Потемкин. – М. : МИФИ, 1998.

6.2.5. Петровский, А. А. Методы и микропроцессорные средства обработки широкополосных и быстропротекающих процессов в реальном времени / А. А. Петровский. – Минск : Наука и техника, 1988.

6.2.6. TMS320C54x DSP. Reference Set. Volume 2 : Mnemonic Instruction Set. – Texas Instruments, 2001.

6.2.7. Справочная система среды отладки программ Code Composer Studio.

7. ПЕРЕЧЕНЬ КОМПЬЮТЕРНЫХ ПРОГРАММ, НАГЛЯДНЫХ И ДРУГИХ ПОСОБИЙ, МЕТОДИЧЕСКИХ УКАЗАНИЙ И МАТЕРИАЛОВ И ТЕХНИЧЕСКИХ СРЕДСТВ ОБУЧЕНИЯ

7.1. Компьютерная программа CODE COMPOSER STUDIO для разработки и отладки программ DSP процессоров фирмы Texas Instruments.

7.2. Отладочный модуль TMS320VC5402 DSP Starter Kit.

7.3. Среда программирования MATLAB.

7.4. Программа расчета цифровых фильтров SKIF.

7.5. Программирование цифровых фильтров на DSP-процессорах для работы в реальном времени : учебно-метод. пособие по курсам «Проектирование проблемно-ориентированных вычислительных систем» и «Программирование проблемно-ориентированных ЭВС реального времени» для студ. спец. «Проектирование и технология электронных вычислительных средств» / А. А. Петровский, В. Б. Клюс, В. В. Серков. – Минск : БГУИР, 1999. – 40 с.

7.6. Проектирование проблемно-ориентированных вычислительных средств. Лабораторный практикум : учеб.-метод. пособие / В. Б. Клюс, М. В. Качинский, А. Б. Давыдов. - Минск : БГУИР, 2012. – 68 с.

7.7. Программирование проблемно-ориентированных вычислительных средств реального времени : лаб. практикум для студ. спец. 1-40 02 02 «Электронные вычислительные средства» днев. формы обуч. В 2 ч. Ч. 1 / В. Б. Клюс, М. В. Качинский, А. Б. Давыдов. – Минск : БГУИР, 2008. – 34 с.

7.8. Проектирование проблемно-ориентированных вычислительных средств : учеб. пособие по курсовому проектированию для студ. спец. 1-40 02 02 «Электронные вычислительные средства» днев. формы обуч. / А. А. Петровский [и др.] – Минск : БГУИР, 2005. – 51 с.

7.9. Класс IBM-совместимых персональных компьютеров.

8. УЧЕБНО-МЕТОДИЧЕСКАЯ КАРТА ДИСЦИПЛИНЫ
(ОЧНАЯ ФОРМА ОБУЧЕНИЯ)

Номер недели | Номер темы (по п.1) | Название вопросов, которые изучаются на лекциях | Практические (семинарские) занятия (по п.2) | Лабораторные занятия (по п.3) | Литература (номера) (по п.6) | Наглядные и методические пособия (номера)(по п.7) | Самостоятельная работа студентов (часы) | Форма контроля знаний студентов
Седьмой семестр
1 | 1 | Цели и задачи дисциплины. Основные понятия и определения. Предыстория разработки универсальных ЦПОС. Свойства и структуры ЦПОС. | 1 |  | 6.1.1-6.1.3, 6.2.3, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 5 | Устный текущий опрос по отдельным темам
1 | 1 | Цифровые процессоры сигналов серии TMS320. Особенности цифровой обработки сигналов. Эволюция процессоров семейства TMS320. Основные технические характеристики ЦПС TMS320. |  |  | 6.1.1-6.1.3, 6.2.3 |  | 3
2 | 2 | Архитектура процессоров семейства TMS320 платформы С5000. Сравнительная характеристика основных процессоров семейства TMS320 платформы С5000. |  |  | 6.1.1-6.1.3 |  | 3
3 | 2 | Структура ядра процессоров С5000, внутренняя память и внутренняя периферия процессоров. | 2 |  | 6.1.1-6.1.3, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 5 | Устный текущий опрос по отдельным темам
3 | 2 | Структура внутренних шин. Назначение основных выводов процессоров TMS320C5х. |  |  | 6.1.1-6.1.3 |  | 3
4 | 3 | Организация внутренней памяти программ и данных процессоров TMS320C5х. Управление блоками памяти. Регистры с отображением на память. |  | 1 | 6.1.1-6.1.3, 6.2.6, 6.2.7 | 7.1, 7.2, 7.6, 7.7, 7.9 | 7 | Защита лабораторных работ
5 | 3 | Адресация памяти данных. Прямая и косвенная адресация. Методы адресации в двухоперандных командах. Адресация памяти программ в процессоре. | 3 |  | 6.1.1-6.1.3, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 5 | Устный текущий опрос по отдельным темам
5 | 3 | Общая характеристика системы команд процессоров платформы С5000. |  |  | 6.1.1-6.1.3, 6.2.6 |  | 3
6 | 3 | Центральное арифметическое устройство. Регистры состояния и режима процессора. Назначение их основных битов и управление ими. |  |  | 6.1.1-6.1.3 |  | 3
7 | 3 | Арифметическо-логическое устройство (АЛУ). Передача данных в АЛУ. Бит переноса, коррекция переполнения, режимы обработки данных в АЛУ. | 4 |  | 6.1.1-6.1.3, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 5 | Устный текущий опрос по отдельным темам
7 | 3 | Аккумуляторы. Загрузка и сохранение аккумуляторов в память, сдвиги, специальные режимы записи в память. |  |  | 6.1.1-6.1.3 |  | 3
8 | 3 | Устройство умножения с сумматором. Источники входных данных. Правила умножения целых и дробных чисел с фиксированной запятой. |  | 2 | 6.1.1-6.1.3, 6.2.6, 6.2.7 | 7.1, 7.2, 7.6, 7.7, 7.9 | 8 | Проведение коллоквиума, защита лабораторных работ
9 | 3 | Организация умножения с накоплением, специальные команды типа MAC и MAS. | 5 |  | 6.1.1-6.1.3, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 5
9 | 4 | Счетчик команд и генератор адреса программы. Первоначальный сброс процессора. Организация повторения одиночных команд. |  |  | 6.1.1-6.1.3 |  | 3 | Устный текущий опрос по отдельным темам
10 | 4 | Организация повторения групп команд. Особенности повторения команд. |  |  | 6.1.1-6.1.3 |  | 3
11 | 4 | Система прерываний процессоров платформы С5000. Вектора прерываний, регистры флагов и масок прерываний. Сохранение контекста при прерываниях. | 6 |  | 6.1.1-6.1.3, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 5
11 | 4 | Организация конвейера в процессорах платформы С5000. Особенности выполнения отдельных команд и обработки прерываний. Операции с памятью с двойным доступом. |  |  | 6.1.1-6.1.3 |  | 3 | Проведение коллоквиума, защита лабораторных работ
12 | 4 | Основные временные диаграммы циклов процессора. Аппаратные и программные циклы ожидания. |  | 3 | 6.1.1-6.1.3, 6.2.6, 6.2.7 | 7.1, 7.2, 7.6, 7.7, 7.9 | 7
13 | 5 | Основные периферийные устройства (ПУ) процессоров С5000. Регистры периферийных устройств с отображением на память. Доступ к регистрам ПУ. | 7 |  | 6.1.1, 6.1.2, 6.1.4, 6.1.5, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 6 | Устный текущий опрос по отдельным темам
13 | 5 | Внутренний таймер. Регистры и режимы работы таймера. Тактовый генератор и умножитель частоты. |  |  | 6.1.1, 6.1.2, 6.1.4, 6.1.5 |  | 3
14 | 5 | Параллельный интерфейс связи с главным компьютером (HPI-интерфейс). |  |  | 6.1.1, 6.1.2, 6.1.4, 6.1.5 |  | 3
15 | 5 | Многоканальный буферизированный последовательный порт. Инициализация и управление последовательным портом. | 8 |  | 6.1.1, 6.1.2, 6.1.4, 6.1.5, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 5 | Устный текущий опрос по отдельным темам, защита лабораторных работ
15 | 5 | Регистры управления и основные режимы работы последовательного порта. |  |  | 6.1.1, 6.1.2, 6.1.4, 6.1.5 |  | 3
16 | 5 | Контроллер прямого доступа в память (ПДП). Назначение и основные режимы работы контроллера ПДП. Регистры управления контроллером ПДП. Инициализация контроллера ПДП. |  | 4 | 6.1.1, 6.1.2, 6.1.4, 6.1.5, 6.2.6, 6.2.7 | 7.1, 7.2, 7.6, 7.7, 7.9 | 7
|  |  |  |  |  |  | 106 | Экзамен
Восьмой семестр
1 | 6 | Архитектура и принцип работы модема с частотной модуляцией (FSK). Реализация модулятора FSK-модема. | 9 |  | 6.1.6, 6.2.1, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 5 | Устный текущий опрос по отдельным темам
2 | 6 | Реализация демодулятора FSK-модема. Принцип выделения частот единицы и нуля. |  |  | 6.1.6, 6.2.1, 6.2.4 |  | 3
3 | 6 | Архитектура лабораторных макетов на базе процессоров TMS320C5х. Функциональная схема интерфейса. | 10 |  | 6.1.9, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 5 | Проведение коллоквиума, защита лабораторных работ
4 | 6 | Аналоговая интерфейсная микросхема TLC320. Структурная схема и управление режимами работы. Программная инициализация аналоговой интерфейсной микросхемы и всего лабораторного макета. |  | 5 | 6.1.9, 6.2.6, 6.2.7 | 7.1, 7.2, 7.6, 7.7, 7.9 | 7
5 | 7 | Архитектура модуля аналого-цифрового ввода – вывода и обработки информации. Функциональная схема модуля. | 11 |  | 6.1.7, 6.2.2, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 4 | Устный текущий опрос по отдельным темам
6 | 7 | Основные технические характеристики модуля. Организация внешней памяти модуля. Память программ и память данных модуля. |  |  | 6.1.7, 6.2.2 |  | 3
7 | 7 | Подключение модуля к системной шине ПЭВМ. Управление модулем. Обмен данными с модулем. Регистры данных, команд и управления. | 12 |  | 6.1.7, 6.2.2, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 5 | Проведение коллоквиума, защита лабораторных
8 | 7 | Интерфейс внешних устройств процессора TMS. Дискретные и аналоговые порты. Прерывания. |  | 6 | 6.1.7, 6.2.2, 6.2.6, 6.2.7 | 7.1, 7.2, 7.6, 7.7, 7.9 | 7
9 | 7 | Задание конфигурации модуля. Доступ к ресурсам модуля со стороны HOST-компьютера. | 13 |  | 6.1.7, 6.2.2, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 5 | Устный текущий опрос по отдельным темам
10 | 7 | Доступ к ресурсам модуля со стороны процессора TMS320, распределение портов ввода-вывода. Основные команды управления модулем. |  |  | 6.1.7, 6.2.2 |  | 3
11 | 8 | Архитектура блока многочастотного приемника сигналов (МЧП). Функциональная схема блока. Основные технические характеристики. | 14 |  | 6.1.8, 6.2.5, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 4 | Проведение коллоквиума, защита лабораторных
12 | 8 | Подключение внешней флэш-памяти к блоку МЧП. Первоначальная загрузка программы в блок МЧП. |  | 7 | 6.1.8, 6.2.6, 6.2.7 | 7.1-7.3, 7.6, 7.7, 7.9 | 7
13 | 8 | Подключение блока к системной шине ПЭВМ с использованием регистров данных, команд и управления. Управление блоком. Обмен данными с блоком. | 15 |  | 6.1.8, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 7 | Устный текущий опрос по отдельным темам
14 | 8 | Подключение блока к системной шине ПЭВМ через HPI-интерфейс. Обмен данными и командами. Прерывания. |  |  | 6.1.8 |  | 3
15 | 8 | Основные команды управления блоком МЧП. Распределение памяти в блоке МЧП. | 16 |  | 6.1.8, 6.2.6, 6.2.7 | 7.1, 7.7, 7.9 | 7 | Проведение коллоквиума, защита лабораторных
16 | 8 | Программа инициализации блока многочастотного приемника. Программа дешифрации и выполнения команд блока МЧП. |  | 8 | 6.1.8, 6.2.6, 6.2.7 | 7.1-7.6, 7.7, 7.9 | 5
|  |  |  |  |  |  | 80 | Экзамен
Девятый семестр
В девятом семестре учебным планом предусмотрено выполнение курсового проекта. На курсовой проект отводится 30 часов, в том числе аудиторных – 16 часов. Методические пособия – 7.4-7.8. Форма контроля знаний студентов – выступление студента по разработанной им теме, опроцентовки, защита курсового проекта.

9. УЧЕБНО-МЕТОДИЧЕСКАЯ КАРТА ДИСЦИПЛИНЫ
(ЗАОЧНАЯ ФОРМА ОБУЧЕНИЯ)

План-график учебного процесса | Номер темы (по п.1) | Название вопросов, которые изучаются на лекциях | Практические (семинарские) занятия (по п.2) | Лабораторные занятия (по п.3) | Литература (номера) (по п.6) | Наглядные и методические пособия (номера)(по п.7) | Форма контроля знаний студентов
Восьмой семестр
Установ. сессия | 1 | Цели и задачи дисциплины. Основные понятия и определения. Цифровые процессоры сигналов серии TMS320. Особенности цифровой обработки сигналов. | 1 |  | 6.1.1-6.1.3, 6.2.3, 6.2.6, 6.2.7 | 7.6, 7.9 | Устный текущий опрос по отдельным темам
| 2 | Архитектура процессоров семейства TMS320 платформы С5000. Структура ядра процессоров С5000, внутренняя память и внутренняя периферия процессоров. Структура внутренних шин. Назначение основных выводов процессоров TMS320C5х. | 2 |  | 6.1.1-6.1.3, 6.2.6, 6.2.7 | 7.6, 7.9 | Устный текущий опрос по отдельным темам

3

Организация внутренней памяти программ и данных процессоров TMS320C5х. Регистры с отображением на память.
Адресация памяти данных. Адресация памяти программ в процессоре.
Центральное арифметическое устройство. Регистры состояния и режима процессора.
Арифметическо-логическое устройство (АЛУ). Бит переноса, коррекция переполнения, режимы обработки данных в АЛУ.
Устройство умножения с сумматором, умножение целых и дробных чисел с фиксированной запятой.

3, 4

6.1.1-6.1.3, 6.2.6, 6.2.7

7.1, 7.6, 7.9

Устный текущий опрос по отдельным темам

Лабора- торно- экзаме- нац. | 4 | Счетчик команд и генератор адреса программы. Первоначальный сброс процессора. Организация повторения одиночных команд. Организация повторения групп команд. Система прерываний процессоров платформы С5000. Вектора прерываний, регистры флагов и масок прерываний. | 5, 6 | 3 | 6.1.1-6.1.3, 6.2.6, 6.2.7 | 7.1, 7.2, 7.6, 7.7, 7.9 | Проведение коллоквиума, защита лабораторных работ

5

Основные периферийные устройства (ПУ) процессоров С5000. Регистры периферийных устройств с отображением на память. Доступ к регистрам ПУ.
Внутренний таймер. Регистры и режимы работы таймера.
Параллельный интерфейс связи с главным компьютером (HPI-интерфейс).
Многоканальный буферизированный последовательный порт.
Контроллер прямого доступа в память (ПДП).

7, 8

6.1.1, 6.1.2, 6.1.4, 6.1.5, 6.2.6, 6.2.7

7.1, 7.6, 7.9

Устный текущий опрос по отдельным темам

|  |  |  |  |  |  | Экзамен
Девятый семестр
Установ. сессия | 6 | Архитектура и принцип работы модема с частотной модуляцией (FSK). Реализация модулятора FSK-модема. Реализация демодулятора FSK-модема. Принцип выделения частот единицы и нуля. | 9, 10, 11, 12 |  | 6.1.6, 6.2.1, 6.2.4, 6.2.6, 6.2.7 | 7.1, 7.6, 7.9 | Устный текущий опрос по отдельным темам

Лабора-
торно-
экзаме-
нац.

7

Архитектура модуля аналого-цифрового ввода – вывода и обработки информации. Функциональная схема модуля.
Организация внешней памяти модуля.
Подключение модуля к системной шине ПЭВМ. Регистры данных, команд и управления.
Интерфейс внешних устройств процессора TMS.
Доступ к ресурсам модуля со стороны HOST-компьютера.
Доступ к ресурсам модуля со стороны процессора TMS320. Основные команды управления модулем.

5

6.1.7, 6.2.2, 6.2.6, 6.2.7

7.1, 7.2, 7.6, 7.7, 7.9

Проведение коллоквиума, защита лабораторных работ

8

Архитектура блока многочастотного приемника сигналов (МЧП). Функциональная схема блока.
Подключение блока к системной шине ПЭВМ с использованием регистров данных, команд и управления.
Подключение блока к системной шине ПЭВМ через HPI-интерфейс.
Основные команды управления блоком МЧП.

6

6.1.8, 6.2.5, 6.2.6, 6.2.7

7.1-7.9

Проведение коллоквиума, защита лабораторных работ

|  |  |  |  |  |  | Экзамен
Десятый семестр
В десятом семестре учебным планом предусмотрено выполнение курсового проекта. На курсовой проект отводится 30 часов. Методические пособия – 7.4-7.8. Форма контроля знаний студентов – выступление студента по разработанной им теме, опроцентовки, защита курсового проекта.

Оглавление | Программа | Теория| Практика | Контроль знаний | Об авторах
© БГУИР , 2012