ЭУМК по дисциплине "Проектирование проблемно-ориентированных вычислительных средств" › Теория › Тема 7. Модуль аналого-цифрового ввода–вывода и обработки информации на базе ЦПОС

# Электронный учебно-методический
комплекс по дисциплине
"Проектирование проблемно-ориентированных вычислительных средств"

для специальности

1-40 02 02 «Электронные вычислительные средства»

Оглавление | Программа | Теория | Практика | Контроль знаний | Об авторах

7.2. Организация внешней памяти программ и данных модуля
7.2.1 Общие принципы подключения памяти

Поскольку процессоры семейства обмениваются данными только 16-разрядными словами, то при использовании микросхем память разрядностью 8 бит необходимо параллельное подключение как минимум двух микросхем. При необходимости получить большой объем памяти используются несколько пар микросхем, каждая из которых выбирается сигналами с дешифратора адресов. Например, для получения 8К слов ПЗУ программ на микросхемах с организацией 4К´8 и 6К слов ОЗУ данных на микросхемах с организацией 2К´16 схема подключения памяти к процессору может выглядеть так, как показано на рис. 7.2.

######

###### Рисунок 7.2 – Принцип подключение внешней памяти к процессору

7.2.2. Подключения памяти в модуле

Внешняя память модуля состоит из памяти программ и памяти данных. Память программ имеет общий объем 2+32К слов и память данных 32+32К слов. При этом старшие 32К слов ОЗУ являются общими для памяти программ и данных, что требует некоторой модификации стандартной схемы включения памяти. Таким образом, общий объем памяти равен 2+64К слов, из которых 2К занимает ПЗУ программ. Внешняя память модуля (только 64К слов ОЗУ) доступна как TMS32020, так и HOST-компьютеру через окно размером 64К байт (32К слов) в адресном пространстве его памяти. Доступ к внешней памяти модуля через окно активизируется HOST-компьютером с помощью регистра управления. С помощью этого же регистра осуществляется выбор одного из двух блока внешней памяти, доступной HOST-компьютеру. Такая организация памяти связана с тем, что окно находится в первом мегабайте адресного пространства HOST-компьютера и доступ к нему осуществляется байтами. В связи с этим требуется организация возможности записи отдельно младшего и старшего байта данных.

Таким образом, две указанные выше особенности (доступ к одному из блоков памяти как к памяти программ и данных и байтовая запись со стороны HOST-компьютера) вносят свои особенности в схему подключения памяти. При этом память модуля строится на двух микросхемах ПЗУ с организацией 2К´8 и на четырех микросхемах ОЗУ с организацией 32К´8. Схема внешней памяти модуля представлена рис. 7.3.
На схеме все используемые сигналы (за исключением двух: R/-WL и R/-WH) являются сигналами внутренней шины модуля.

######

###### Рисунок 7.3 – Подключение внешней памяти в модуле

Две первые микросхемы (ПЗУ) выбираются при обращении к памяти программ (низкий уровень сигнала -PS) по адресам из младшей половины памяти программ (низкий уровень сигнала A15). Поскольку разряды адреса А11¸А14 в дешифрации не участвуют, то блок памяти программ с адресами 0-07FFh повторяется и по адресам 0800h-0FFFh, 1000-17FFh, ..., 7800-7FFFh и занимает всю первую половину памяти программ.
Две последние микросхемы (ОЗУ) выбираются при обращении к памяти данных (низкий уровень сигнала -DS) по адресам из младшей половины памяти данных (низкий уровень сигнала A15).
Две средние микросхемы (ОЗУ) выбираются при обращении к памяти программ или памяти данный (низкий уровень одного из сигналов -PS или -DS) по адресам из старшей половины памяти программ/данных (высокий уровень сигнала A15).
Чтение из всех микросхем памяти осуществляется при наличии высокого уровня сигнала R/-W, а запись в младшие или старшие разряды ОЗУ выполняется при наличии низкого уровня сигнала -STRB и соответствующего сигнала R/-WL или R/-WH. При этом данные сигналы формируются в зависимости от того, какое устройство выполняет запись.

7.2.3. Сигналы управления памятью

При обращении от TMS одновременно формируются оба сигнала R/-WL и R/-WH, а при обращении от HOST-компьютера один из них, в зависимости от того, младший или старший байт данных записывается в данный момент времени (рис. 7.4 а).
Сигнал -ENPC формируется схемой управления, когда разрешен доступ к памяти со стороны HOST-компьютера (при этом TMS должен находиться в HOLD-режиме). Сигналы BSA0, -BSA0 – это буферизованные прямой и инверсный младший разряд шины адреса HOST-компьютера, сигнал R/-W формируется из сигналов системной шины компьютера (при этом вывод R/-W процессора TMS находится в третьем состоянии). При высоком уровне сигнала -ENPC по низкому уровню сигнала R/-W от TMS формируются оба сигнала записи R/-WL и R/-WH.
Данные поступают с системной шины HOST-компьютера через формирователи (шина данных процессора TMS при этом находится в третьем состоянии). Разряды адреса памяти А0-А14 формируются из разрядов адреса с системной шины HOST-компьютера (SA1-SA15) с помощью соответствующего формирователя (шина адреса процессора TMS при этом находится в третьем состоянии). Старший разряд адреса ADRА16 при этом берется не с системной шины, а формируются схемой интерфейса HOST-компьютера (рис. 7.4 б). Сигнал разрешения доступа -ENPC не может быть сформирован, если TMS не находиться в HOLD-режиме.
Поскольку цикл обращения к ПЗУ программ больше такта процессора, то требуется аппаратное формирование такта ожидания при обращении к ПЗУ. Это реализуется путем задежки формирования сигнала READY на один такт при обращении к ПЗУ программ по сигналу -PSROM (рис. 7.4 в).

######

###### Рисунок 7.4 – Сигналы обращения к памяти

Оглавление | Программа | Теория| Практика | Контроль знаний | Об авторах
© БГУИР , 2012