ЭУМК по дисциплине "Проектирование проблемно-ориентированных вычислительных средств" › Теория › Тема 4. Управляющее устройство процессоров платформы с5000

# Электронный учебно-методический
комплекс по дисциплине
"Проектирование проблемно-ориентированных вычислительных средств"

для специальности

1-40 02 02 «Электронные вычислительные средства»

Оглавление | Программа | Теория | Практика | Контроль знаний | Об авторах

Тема 4. Управляющее устройство процессоров платформы с5000
4.1. Генерация адреса команды
4.1.1. Счетчик команд и генератор адреса программы

Память программ содержит коды выполняемых команд. Все процессоры имеют минимальный адресуемый объем памяти программ 64К слов, а некоторые больше (например, 5402 имеет 16 страниц по 64К слов).
Логика генерации адреса программы (PAGEN) формирует адрес для обращения к командам, таблицам коэффициентов, непосредственным 16-битным операндам или другой информации, сохраненной в памяти программ, и выдает этот адрес на PAB (рис.4.1).

######

###### Рисунок 4.1 – Генератор адреса программы

PAGEN состоит из пяти регистров:

- счетчик программы (PC);
- счетчик повторения (RC);
- счетчик повторения блока (BRC);
- регистр адреса начала повторяемого блока (RSA);
- регистр адреса конца повторяемого блока (REA).

Процессор C5402 использует один дополнительный регистр, чтобы адресовать расширенную память:

- регистр расширения счетчика программы (XPC).

C54x устройства выбирают команды, помещая значение PC на PAB и читая соответствующее содержимое памяти. В то время как содержимое памяти читается, PC увеличивается для следующей выборки. Если последовательность адресов программы изменяется (например, переход, вызов, возврат, прерывание или повторение блока), соответствующий адрес загружается в PC. Команда, адресованная через PAB, загружается в регистр команды (IR).

4.1.2. Первоначальный сброс процессора

Сигнал сброса (RS) является немаскируемым прерыванием и переводит процессор C54x в исходное состояние.
Для правильной конфигурации выводов данных, адреса и управления сигнал сброса должен удерживаться низким несколько периодов тактовой частоты.
Примерно через 5 тактов сигнал сброса может быть установлен высоким и процессор начнет выполнение программы с команды, расположенной по адресу FF80h в памяти программ.
При сбросе выполняются следующие действия:

- IPTR устанавливается в 1FFh.
- Бит MP/MC в PMST принимает значение вывода MP/MC.
- PC устанавливается в FF80h.
- XPC очищается (если используется).
- FF80h выдается на шину адреса независимо от состояния MP/MC.
- Шина данных переводится в третье состояние.
- Сигналы управления становятся не активными.
- Генерируется сигнал IACK.
- INTM устанавливается в 1 запрещая маскируемые прерывания.
- IFR очищается для сброса флагов прерываний.
- Счетчик повторения команды (RC) обнуляется.
- Сигнал синхронного сброса (SRESET) инициализирует периферию.
- Биты состояния принимают следующие значения:

Примечание:
1) Остальные биты не инициализируются.
2) Сброс не инициализирует указатель стека (SP).
3) Если MP/MC = 0, программа запускается из внутреннего ПЗУ, иначе из внешней памяти программ.

4.1.3. Организация повторения одиночных команд
Команды повторения

Синтаксис | Выражение (операция) | С | Ц | Зависит | Влияет
RPT Smem {repeat(Smem)} | Повторение одной команды: RC=Smem | 1 | 3 |  |
RPT #K {repeat(#k)} | Повторение одной команды: RC=#K | 1 | 1 |  |
RPT #lk {repeat(#lk)} | Повторение одной команды: RC=#lk | 2 | 2 |  |

Неповторяемые команды

######

Команды выполняющиеся за 1 такт при повторении

######

Оглавление | Программа | Теория| Практика | Контроль знаний | Об авторах
© БГУИР , 2012