ЭУМК по дисциплине "Проектирование проблемно-ориентированных вычислительных средств" › Теория › Тема 2. Архитектура и основные блоки процессоров платформы с5000

# Электронный учебно-методический
комплекс по дисциплине
"Проектирование проблемно-ориентированных вычислительных средств"

для специальности

1-40 02 02 «Электронные вычислительные средства»

Оглавление | Программа | Теория | Практика | Контроль знаний | Об авторах

Тема 2. Архитектура и основные блоки процессоров платформы с5000
2.1. Общая характеристика процессоров семейства TMS320 платформы С5000
2.1.1. Архитектура процессоров семейства TMS320 платформы С5000

Платформа С5000 является дальнейшим развитием процессоров TMS320 5-го поколения. В настоящее время наиболее широкое распространение получило семейство процессоров С54х. Процессоры этого семейства имеют быстродействие от 30 до 160 MIPS при чрезвычайно низком энергопотреблении – до 0,54 мВт на MIPS. Такое соотношение делает их прекрасной платформой для ресурсоемких приложений: цифровых систем связи, IP телефонии, систем пакетной передачи речи, портативных аудио систем, модемов.

На рис. 2.1. представлена функциональная схема процессоров семейства С5х. Основные отличия между процессорами данного семейства заключаются в объеме и типе внутренней памяти и в наборе встроенных периферийных устройств.

######

###### Рисунок 2.1 – Функциональная схема процессоров семейства С5х

По своей организации процессор можно разбить на три функциональные части:

- управляющее устройство;
- арифметическое устройство;
- периферийные устройства.

Каждая из этих частей связана со своей шиной:

- шина команд;
- шина данных;
- шина периферийных устройств.

Высокая производительность процессоров этого семейства стала возможной благодаря специально разработанной архитектуре, позволяющей ускорить выполнение наиболее широко применяемых в цифровой обработке операций. Следующие особенности архитектуры ядра С54х позволили существенно повысить производительность:

- четыре внутренние шины и два генератора адреса позволяют параллельно выполнять операции с несколькими операндами и снижают критические параметры доступа к памяти;
- 40-разрядный сумматор и два 40-разрядных аккумулятора позволяют производить параллельную обработку инструкций в одном цикле команды;
- второй дополнительный 40-разрядный сумматор на выходе умножителя позволяет выполнять неконвейерные МАС операции типа двух суммирований и умножения параллельно;
- одноцикловая нормализация и экспоненциальное декодирование дают поддержку операций с плавающей точкой, которые часто используются при кодировании речи;
- включенный в состав ядра Витерби-ускоритель сокращает выполнение операции «бабочка», применяемой, например, при декодировании канала GSM, до 4-х команд процессора;
- умножитель 17х17 разрядов позволяет выполнять 16-разрядное знаковое и беззнаковое умножение с округлением и контролем насыщения в одном командном цикле;
- 40-разрядное АЛУ может работать в режиме, когда выполняются одновременно две операции с 16-разрядными числами;
- восемь дополнительных регистров и программный стек позволяют применить наиболее развитый и эффективный С-компилятор.

Дальнейшим развитием успеха семейства процессоров С54х стало появление процессоров семейства С55х с новыми возможностями, позволяющими разработчику создавать широкий спектр средств от портативного Интернета до высокоскоростных беспроводных устройств, обеспечивая при этом минимальное на сегодняшний день энергопотребление 0,05 мВт на MIPS.
Существенно повысить производительность (до 140-800 MIPS или MMACS) и снизить энергопотребление позволяют следующие особенности архитектуры С55х:

- наличие в ядре процессора устройства автоматического управления питанием для всей периферии, памяти и отдельных устройств ЦПС, позволяющих отключать свободный домен;
- применение команд различной длины (от 8 до 48 бит) позволяет увеличить плотность кода и повысить эффективность использование каждого командного цикла, при этом длина выборки увеличена с 16 до 32 бит;
- сдвоенные 17х17-битные умножители с накоплением (МАС), второе 16-битное АЛУ, четыре регистра данных для выполнения простейших вычислений и четыре 40-разрядных аккумулятора позволяют параллельно выполнить значительно больше операций при более низком энергопотреблении.

2.1.2. Сравнительная характеристика основных процессоров семейства TMS320 платформы С5000

В таблицах 2.1 и 2.2 приведены основные процессоры семейств TMS320C54x и TMS320C55x и их технические характеристики.
Таблица 2.1. Основные процессоры семейства TMS320C54x

Процессор | ROM прогр | ROM пр/дан | DARAM | SARAM | HPI | SSP | BSP | McBSP | TDM | Цикл (нс)
C541 | 20 | 8 | 5 | - | - | 2 | - | - | - | 20
C542 | 2 | - | 10 | - | 1 | - | 1 | - | 1 | 25
C543 | 2 | - | 10 | - | - | - | 1 | - | 1 | 20
C545 | 32 | 16 | 6 | - | 1 | 1 | 1 | - | - | 20
C546 | 32 | 16 | 6 | - | - | 1 | 1 | - | - | 20
C548 | 2 | - | 8 | 24 | 1 | - | 2 | - | 1 | 15
C549 | 16 | 16 | 8 | 24 | 1 | - | 2 | - | 1 | 12,5
C5402 | 4 | 4 | 16 | - | 1 | - | - | 2 | - | 10
C5410 | 16 | - | 8 | 56 | 1 | - | - | 3 | - | 10
C5420 | - | - | 32 | 168 | 1 | - | - | 6 | - | 10

Таблица 2.2. Характеристики процессоров TMS320C54x и TMS320C55x

ЦСП | RAM x16(K) | ROM x16(K) | Адрес данн/ком | Посл. порт | Парал. порт | Таймер | MIPS
TMS320C541-40 | 5 | 28 | 64K/64K | 2 | - | 1 | 40
TMS320C542-40 | 10 | 2 | 64K/64K | 2 | HPI | 1 | 40
TMS320C543-50 | 10 | 2 | 64K/64K | 2 | - | 1 | 50
TMS320C545A-66 | 6 | 48 | 64K/64K | 2 | HPI | 1 | 66
TMS320LC548-80 | 32 | 2 | 64K/8M | 3 | HPI | 1 | 80
TMS320VC549-100 | 32 | 16 | 64K/8M | 3 | HPI | 1 | 100
TMS320VC5402-100 | 16 | 4 | 64K/1M | 2 | HPI | 2 | 100
TMS320VC5409-100 | 32 | 16 | 64K/8M | 3 | HPI | 1 | 100
TMS320VC5410-120 | 64 | 16 | 64K/8M | 3 | HPI | 1 | 120
TMS320VC5416-160 | 128 | 16 | 64K/8M | 3 | HPI | 1 | 160
TMS320VC5420-200* | 200 | - | 64K/256K | 6 | HPI | 2 | 200
TMS320VC5441-532** | 640 | - | 64K/256K | 12 | HPI | 4 | 532
TMS320C5510-200 | 160 | 16 | 8M | 3 | HPI | 2 | 400

* - два ядра;
** - четыре ядра.

Оглавление | Программа | Теория| Практика | Контроль знаний | Об авторах
© БГУИР , 2012