ЭУМК по дисциплине "Проектирование проблемно-ориентированных вычислительных средств" › Теория › Тема 5. Внутренняя периферия процессоров платформы с5000

# Электронный учебно-методический
комплекс по дисциплине
"Проектирование проблемно-ориентированных вычислительных средств"

для специальности

1-40 02 02 «Электронные вычислительные средства»

Оглавление | Программа | Теория | Практика | Контроль знаний | Об авторах

5.3. Параллельный интерфейс связи с главным компьютером
5.3.1. Функциональная схема HPI-интерфейса

Процессор C5402 имеет расширенный интерфейс (HPI-8). Главный компьютер является ведущим в паре и может обращаться к контроллеру HPI через соответствующие регистры адреса и данных, к которым DSP-процессор не имеет доступа, и регистр управления HPI, используя внешние сигналы данных и управления (рис. 5.3).
Оба устройства – главное и C54x DSP имеют доступ к регистру управления контроллера HPI.
Внешний интерфейс HPI состоит из 8-битной шины данных и сигналов управления, которые конфигурирую интерфейс и управляют им. Интерфейс позволяет подключаться к различным устройствам с минимальным использованием дополнительных логических элементов.

######

###### Рисунок 5.3 – Функциональная схема HPI-интерфейса

5.3.2. Подключение к главному компьютеру

В табл. 5.4. приведено описание регистров используемых HPI для организации связи между главным компьютером и процессором C54x.

Таблица 5.4 - Назначение регистров HPI

Имя | Адрес | Описание
HPIA | – | Регистр адреса HPI. Напрямую доступен только главному. Содержит адрес памяти DSP по которому будет выполняться обращение
HPIC | 002Ch | Регистр управления HPI. Доступен напрямую обоим устройствам: главному и C54x DSP. Содержит биты управления и состояния
HPID | – | Регистр данных HPI. Напрямую доступен только главному. Содержит данные, прочитанные из памяти DSP или данные для записи в DSP в текущем цикле

В табл. 5.5. подробно описано назначение всех внешних выводов интерфейса HPI.

Таблица 5.5 - Сигналы интерфейса HPI

HPI | Host | Тип | Описание
HAS | Защелка адреса (ALE) или не используется | I | Вход стробирования адреса. Главный с мультиплексируемой шиной адрес/данные соединяет HAS со своим ALE или аналогичным сигналом. HBIL, HCNTL0/1 и HR/W защелкиваются отрицательным фронтом HAS. Если используется, HAS должен быть позже HCS, HDS1 или HDS2. Главный с разделными шинами адреса и данных соединяет HAS с уровнем логической 1. В этом случае HBIL, HCNTL0/1 и HR/W защелкиваются после отрицательного фронта HDS1, HDS2 или HCS когда HAS не активен (высокий).
HBIL | Адрес или сигнал управления | I | Вход задания байта. Определяет первый или второй байт передается (но не старший или младший – это определяет бит BOB в регистре HPIC). HBIL низкий для первого байта и высокий – для второго
HCNTL0, HCNTL1 | Адрес или сигналы управления | I | Входы управления главного. Выбирают доступ к регистру HPIA, защелке данных HPI (обячный способ или с увеличением адреса) или регистру HPIC
HCS | Адрес или сигнал управления | I | Выбот кристалла. Служит для разрешения работы HPI и должен быть низким при обращении. Обычно HCS прешествует HDS1 и HDS2, но он также может выделять HCNTL0/1, HR/W и HBIL если HAS не используется и HDS1 or HDS2 уже низкие
HD0–HD7 | Шина данных | I/O/Z | Прараллельная двунаправленная с 3-м состоянием шина данных. Линиии данных от HD7 (MSB) до HD0 (LSB) переходят в 3-е состояние если нет вывода (HDSx | HCS = 1) или EMU1/OFF активен (низкий)
HDS1, HDS2 | Стробы чтения, записи или данных | I | Входы стробирования данных. Управление передачей данных в цикле обращения главного. Также, если HAS не используется, используются для выделения HBIL, HCNTL0/1 и HR/W если HCS уже низкий. Главный с раздельными стробами чтения и записи соединяет их с HDS1 и HDS2. Главный с одним стробом данных соединяет его с HDS1 или HDS2, при этом на второй вход подается высокий уровень. Независимо от подключения HDS обязательно требуется сигнал HR/W для определения направления передачи
HINT | Вход прерывания главного | O/Z | Выход прерывания главного. Управляется битом HINT в HPIC. Становится высоким при сбросе C54x DSP и переходит в 3-е состояние когда EMU1/OFF активный (низкий)
HRDY | Асинхронная готовность | O/Z | Выход готовности HPI. Если высокий, показывает готоность HPI к передаче данных. Если низкий, показывает занятость HPI завершением предыдущей операции. Переходит в 3-е состояние когда EMU1/OFF активный (низкий). HCS разрешает HRDY, т.е. HRDY всегда высокий если HCS высокий
HR/W | Строб чтения/записи или линия адреса | I | Вход чтения/записи. Главный должен установить HR/W высоким для чтения HPI и низким – для записи. Главный без строба чтения/записи может использовать линию адреса для этих целей

В табл. 5.6. описаны функции сигналов HCNTL1/0.

Таблица 5.6. Назначение сигналов HCNTL1/0

HCNTL1 | HCNTL0 | Функция
0 | 0 | Главный может читать или писать регистр управления HPI (HPIC)
0 | 1 | Главный может читать или писать регистр данных HPI. Регистр HPIA автоматически автоинкрементируется после чтения или перед записью
1 | 0 | Главный может читать или писать регистр адреса (HPIA). Этот регистр указывает адрес в памяти DSP
1 | 1 | Главный может читать или писать регистр данных HPI. Регистр HPIA не изменяется

Рисунок 5.4 демонстрирует простоту подключения DSP-процессора к главному компьютеру с использование HPI-интерфейса.

######

###### Рисунок 5.4 – Подключение DSP-процессора к главному компьютеру

5.3.3. Управление HPI-интерфейсом

Четыре бита управляют работой интерфейса HPI. Это биты BOB (выбирает первый или второй байт является старшим), SMOD (выбирает одиночный или разделяемый режим), DSPINT и HINT (служат для генерации прерывания C54x DSP и главного соответственно), которые располагаются в регистре управления HPI (HPIC). На рис. 5.5, 5.6 приведен формат регистра HPIC со стороны главного компьютера и C54x DSP, а в табл. 5.7 описано назначение его битов.

######

###### а

######

###### б

###### Рисунок 5.5 – Формат регистра HPIC со стороны главного компьютера
а – по чтению, б- по записи

######

###### а

######

###### б

###### Рисунок 5.6 – Формат регистра HPIC со стороны DSP-процессора
а – по чтению, б- по записи

Таблица 5.7. Назначение битов регистра HPIC

Бит | Host | DSP | Описание
BOB | R/W | – | Если BOB = 1, первый байт – младший. Если BOB = 0, первый байт – старший. BOB влияет на передачу и адреса, и данных. Только главный может модифицировать этот бит и он недоступен DSP. BOB должен быть инициализирован до первого обращения к регистрам данных или адреса
SMOD | Read | R/W | Если SMOD = 1, установлен режим разделяемого доступа (SAM): память HPI может быть доступна C54x DSP. Если SMOD = 0, установлен режим только главный (HOM): C54x DSP запрещен доступ к памяти HPI. SMOD = 0 при сбросе и SMOD = 1 после сброса. SMOD может быть изменен только C54x DSP, но читается и C54x DSP, и главным
DSPINT | Write | – | Прерывание главным процессора C54x. Этот бит может быть записан только главным и не читается ни главным, ни C54x DSP. Если главный записывает 1 в этот бит, генерируется прерывание C54x DSP. Запись 0 в этот бит ни на что не влияет. Читается всегда 0. Если главный пишет в HPIC, в оба бита должно быть записано одно и тоже значение
HINT | R/W | R/W | Этот бит определяет состояние выхода HINT процессора C54x DSP, и используется для генерации прерывания главного. HINT = 0 при сбросе, и следовательно внешний выход HINT неактивный (высокий). Бит HINT может быть установлен только C54x DSP и сброшен только главным. Процессор C54x DSP записывает 1 в HINT, устанавливая низкий уровень на выводе HINT. Бит HINT читается главным или C54x DSP как 0, если внешний вывод HINT не активный (высокий) и как 1 если HINT активный (низкий). Для сброса прерывания главный должен записать 1 в HINT. Запись нуля с обеих сторон не влияет на HINT

Оглавление | Программа | Теория| Практика | Контроль знаний | Об авторах
© БГУИР , 2012