ЭУМК по дисциплине "Проектирование проблемно-ориентированных вычислительных средств" › Теория › Тема 5. Внутренняя периферия процессоров платформы с5000

# Электронный учебно-методический
комплекс по дисциплине
"Проектирование проблемно-ориентированных вычислительных средств"

для специальности

1-40 02 02 «Электронные вычислительные средства»

Оглавление | Программа | Теория | Практика | Контроль знаний | Об авторах

5.2. Синхронизация работы процессора
5.2.1. Аппаратный таймер

Внутренний таймер это программируемый счетчик, который состоит из трех регистров и может использоваться для того, чтобы периодически генерировать прерывания процессора. Большой динамический диапазон таймера достигается наличием 16-битового счетчика и 4-битового предварительного делителя. C5402 имеет два внутренних таймера.
Таймер состоит из трех отображаемых на память регистров (TIM, PRD и TCR). Эти три регистра и соответствующие им адреса перечислены в таблице 5.2.

Таблица 5.2 - Регистры таймеров процессора C5402

Адрес таймера 0 | Адрес таймера 1 | Имя | Описание
0024h | 0030h | TIM | Регистр таймера
0025h | 0031h | PRD | Регистр периода таймера
0026h | 0032h | TCR | Регистр управления таймера

Регистр таймера (TIM). 16-битовый отображаемый на память регистр таймера загружается значением из регистра периода (PRD) и декрементируется.
Регистр периода таймера (PRD). 16-битовый отображаемый на память регистр периода таймера используется, чтобы перезагрузить регистр таймера.
Регистр управления Таймера (TCR). 16-битовый отображаемый на память регистр управления таймера содержит управляющие и биты состояния таймера.
Формат регистра TCR показан на рис. 5.1, а назначение битов приведено в табл. 5.3.

5–12 | 11 | 10 | 9–6 | 5 | 4 | 3–0
Резерв | Soft | Free | PSC | TRB | TSS | TDDR

###### Рисунок 5.1 – Формат регистра управления таймера (TCR)

Таблица 5.3. Назначение разрядов регистра управления таймера

Бит | Имя | После сброса | Функция
15-12 | Резерв | — | Резерв, всегда читается 0
11 | Soft | 0 | Используется с битом Free, для определения состояния таймера при встрече с контрольной точкой в отладчике HLL. Когда Free = 0, он выбирает режим таймера. Soft = 0 - таймер останавливается немедленно Soft = 1 - таймер останавливает при достижении 0
10 | Free | 0 | Используется вместе с битом Soft, для определения состояния таймера при встрече с контрольной точкой в отладчике HLL. Free = 0 - бит Soft выбирает режим таймера Free = 1 - таймер работает независимо от бита Soft
9-6 | PSC | — | Счетчик предварительного делителя таймера. Определяет такт для таймера. Когда PSC уменьшается до 0 или таймер сброшен, PSC загружается содержимым TDDR и TIM декрементируется
5 | TRB | — | Перезагрузка таймера. Когда TRB установлен, TIM загружается значением из PRD, а PSC загружается значением из TDDR. TRB всегда читается как 0
4 | TSS | 0 | Состояние останова таймера. Останавливает или запускает таймер. При сбросе TSS очищен и таймер немедленно начинает считать. TSS = 0 таймер считает TSS = 1 таймер остановлен
3-0 | TDDR | 0000 | Коэффициент делителя таймера. Определяет коэффициент деления тактовой частоты таймера. Когда PSC достигает 0, он загружается содержимым TDDR

На рис. 5.2 приведена функциональная схема таймера

######

###### Рисунок 5.2 – Функциональная схема таймера

Период таймера определяется по следующей формуле

######

5.2.2. Программируемый тактовый генератор

Программируемый тактовый генератор позволяет проектировщикам выбирать источник тактовой частоты. Такими источниками могут быть:

- кварцевый резонатор с внутренними цепями генератора. Кварцевый резонатор подключается к выводам X1 и X2/CLKIN устройств C54x. Выводы CLKMD должны быть сконфигурированы для задания режима внутреннего генератора.
- Внешний генератор. Источник внешнего тактового сигнала подключается непосредственно к выводу X2/CLKIN, а X1 оставляют свободным.

Тактового генератора в процессорах C54x состоит из внутреннего генератора и схемы фазовой автоподстройки частоты (PLL). Есть два различных типа схем PLL в процессорах C54x. У некоторых процессоров есть схемы PLL с аппаратным управлением, в то время как у других есть программно-управляемые схемы PLL.

Схемы PLL с аппаратным управлением

Схема PLL работает с внешним источником более низкой частоты, чем тактовая частота центрального процессора. Эта особенность уменьшает высокочастотное искажение от быстродействующего тактового генератора. Сигнал внутреннего генератора или источника внешней частоты подаются в PLL. Внутренний тактовый генератор центрального процессора генерирует частоту, путем умножения входной частоты на коэффициент N (PLL х N).
Режим тактового генератора определяется выводами CLKMD1, CLKMD2 и CLKMD3. Если схема PLL не используется – частота тактового генератора центрального процессора будет равна половина частоты кварцевого резонатора или частоты внешнего генератора.
Режим тактового генератора не должен быть реконфигурирован с помощью выводов режима тактового генератора во время нормальной работы процессора. Во время режима IDLE3 режим тактового генератора может быть реконфигурирован после того, как на CLKOUT будет установлен высокий уровень.

Программно-управляемые схемы PLL

Программно-управляемый PLL обеспечивает высокий уровень гибкости, и включает: счетчик тактового генератора, который обеспечивает различные отношения множителя тактового генератора, возможность непосредственного включения и отключения PLL и таймер блокировки PLL, который может использоваться, чтобы задержать переключение в режим PLL.
Устройства, у которых есть встроенный программно-управляемый PLL могут быть конфигурированы в одном из двух режимов тактового генератора:

- Режим умножения (PLL). Входной тактовый генератор (CLKIN) умножается на 1 из 31, что обеспечивает коэффициент от 0.25 до 15. Этот коэффициент обеспечивает схема PLL.
- Режим деления (DIV). Входной тактовый генератор (CLKIN) делится на 2 или 4. Когда используется режим DIV, все аналоговые части, включая схему PLL, заблокированы, чтобы минимизировать потребляемую мощность.

Непосредственно после сброса режим тактового генератора определяется состоянием трех внешних выводов CLKMD1, CLKMD2 и CLKMD3.

Оглавление | Программа | Теория| Практика | Контроль знаний | Об авторах
© БГУИР , 2012