

Министерство образования Республики Беларусь  
Учреждение образования  
**«Белорусский государственный университет информатики и  
радиоэлектроники»**



**ПРОГРАММА ВСТУПИТЕЛЬНОГО ЭКЗАМЕНА**

для магистерской подготовки по специальности 1-40 80 01 "Элементы и  
устройства вычислительной техники и систем управления"  
(для дневной и заочной форм обучения)

Минск -- 2018

Программа Вступительного экзамена для магистерской подготовки по специальности 1-40 80 01 " Элементы и устройства вычислительной техники и систем управления"

Составители: А.А. Петровский, доктор технических наук профессор кафедры «Электронных вычислительных средств» Белорусского государственного университета информатики и радиоэлектроники, М.В. Качинский, кандидат технических наук доцент кафедры «Электронных вычислительных средств» Белорусского государственного университета информатики и радиоэлектроники.

Рассмотрена и рекомендована к утверждению на заседании кафедры «Электронных вычислительных средств»  
(протокол № 8 от «3» апреля 2018г.

Заведующий кафедрой ЭВС



И.С.Азаров

## СОДЕРЖАНИЕ ПРОГРАММЫ

**Дисциплина «Основы проектирования электронных вычислительных средств»**

**1. Основы синтеза комбинационных схем**

Комбинационная схема. Реализация логических функций с помощью логических (функциональных) схем. Этапы синтеза комбинационных схем. Формы представления логических функций. Дизъюнктивные и конъюнктивные нормальные формы логических функций (ДНФ, КНФ). Совершенные ДНФ, КНФ (СДНФ, СКНФ). Числовое и геометрическое представления логических функций. Матричное задание логических функций. Системы логических функций.

**2. Минимизация логических функций**

Каноническая задача минимизации логических функций. Метод Квайна. Метод Квайна – Мак-Класки. Минимизация логических функций с помощью карт Карно (диаграмм Вейча). Минимизация не полностью определенных логических функций.

**3. Факторизация и декомпозиция логических функций**

Многоуровневые представления логических функций. Скобочные формы логических функций. Разложение Шеннона логических функций.

**4. Основы синтеза цифровых автоматов**

Абстрактный и структурный автомат. Типы автоматов и способы задания их функционирования. Автоматы Мили и Мура. Абстрактный синтез автомата. Минимизация абстрактных автоматов. Сокращение числа внутренних состояний автомата. Канонический метод структурного синтеза цифровых автоматов. Функционирование автомата во времени. Особенности синтеза микропрограммных автоматов.

**5. Особенности проектирования цифровых устройств на интегральных микросхемах**

Система параметров логических элементов. Типы выходных каскадов цифровых элементов. Паразитные связи цифровых элементов по цепям питания, помехи в цепях питания. Методы борьбы с помехами в цепях питания. Типовые ситуации при построении цифровых устройств на интегральных микросхемах.

**6. Комбинационные функциональные узлы**

Возникновение ситуаций риска в комбинационных схемах. Статические и динамические риски. Способы исключения сбоев в работе цифровых устройств из-за явлений риска. Дешифраторы. Шифраторы. Преобразователи кодов. Мультиплексоры. Демультиплексоры. Компараторы (схемы сравнения). Схемы контроля.

**7. Последовательностные функциональные узлы**

Синхронизация в цифровых устройствах. Триггерные устройства (триггеры). Регистры. Счетчики и пересчетные устройства.

**8. Представление числовой информации**

Представление чисел с фиксированной и плавающей запятой. Кодирование двоичных чисел со знаком. Прямой, дополнительный и обратный коды.

**9. Двоичная арифметика с фиксированной запятой**

Сложение и вычитание чисел без знака. Сложение и вычитание чисел со знаком. Методы умножения двоичных чисел без знака. Умножение чисел со знаком. Умножение чисел в дополнительном коде. Методы ускорения умножения. Методы деления двоичных чисел без знака. Деление чисел со знаком. Деление чисел в дополнительном коде.

**10. Операционные устройства целочисленной арифметики**

Сумматоры. Арифметико-логические устройства (АЛУ). Блоки ускоренного переноса. Двоичные умножители. Последовательные умножители. Матричные умножители. Схемы ускоренного умножения.

## **11. Двоичная арифметика с плавающей запятой**

Сложение. Вычитание. Умножение. Деление.

### **Дисциплина «Микропроцессорные средства и системы»**

#### **1. Организация и принципы функционирования микропроцессорных систем**

Основные характеристики, области применения и классификация микропроцессорных средств. Структура микропроцессорной системы (МПС). Принципы функционирования микропроцессорной системы. Основные режимы работы микропроцессорной системы. Выполнение основной программы. Вызов и выполнение подпрограммы. Обслуживание прерываний и исключений. Прямой доступ к памяти. Интерфейсы микропроцессорных систем

#### **2. Микропроцессоры общего назначения**

Структура и функционирование микропроцессора. Организация выполнения команд. Режимы работы микропроцессора. Организация памяти. Регистровые структуры микропроцессоров. Внутренняя кэш-память. Управление памятью. Защита памяти. Поддержка многозадачного режима. Реализация прерываний и исключений. Система команд микропроцессора. Типы команд. Форматы команд. Способы адресации. Архитектура и особенности функционирования RISC-микропроцессоров.

#### **3. Микроконтроллеры**

Структурная организация 8-разрядных микроконтроллеров. Модульный принцип построения. Процессорное ядро микроконтроллера. Резидентная память микроконтроллера. Особенности программирования микроконтроллера. Периферийные устройства микроконтроллера. Основные семейства 8-разрядных микроконтроллеров. Особенности 16- и 32-разрядных микроконтроллеров.

#### **4. Проектирование микропроцессорных систем**

Цикл проектирования микропроцессорной системы. Проектирование аппаратных средств микропроцессорной системы. Особенности построения микропроцессорной системы на базе микроконтроллера. Проектирование программного обеспечения микропроцессорной системы. Средства разработки и отладки микропроцессорных систем.

### **Дисциплина «Проектирование вычислительных средств с динамически реконфигурируемой архитектурой»**

#### **1. Введение в динамически реконфигурируемые структуры**

Определение реконфигурируемой структуры. Процессоры с динамической реконфигурацией архитектуры: достоинства и недостатки. Применение в системах мультимедиа. Виртуальная ЦОС-система. Основные этапы проектирования. Техника прямого отображения алгоритма на архитектуру ЦОС-системы. Пример на базе БИХ-фильтра. Концепция реального времени.

#### **2. Техника проектирования ЦПОС-систем с фиксированными коэффициентами**

Идея вычислений на памяти. Распределенная арифметика, минимизация объема таблиц памяти. Вычисления в дополнительном коде. Реализация прямой структуры БИХ- и КИХ-фильтров. Параллельные структуры фильтров. Описание БИХ-фильтра в пространстве состояний и показывается эффективность векторно-матричного механизма распределенной арифметики. КИХ-фильтр высокого порядка на распределенной арифметике

### **3. Реконфигурируемая архитектура процессора с разделенной памятью и процессорными элементами на последовательной арифметике**

Структура процессора. Оценка эффективности структуры. Структуры с равным временем доступа к памяти. Многошинная архитектура. Организация сбалансированной архитектуры процессора: мультипроцессорная архитектура с последовательными/параллельными преобразователями; архитектура с общими входами/выходами на регистрах сдвига.

### **4. Поточные процессоры**

Параллельно-поточные БПФ-процессоры. Определение поточного процессора. Оценка эффективности поточных процессоров. Ускорение выполнения БПФ методами параллельной обработки. Проектирование поточных процессоров БПФ по основанию 2. Структурный синтез параллельно-поточных процессоров БПФ.

## **Литература**

1. Закревский, А. Д. Логические основы проектирования дискретных устройств / А. Д. Закревский, Ю. В. Потосин, Л. Д. Черемисинова. – М. : Физматлит, 2007.
2. Савельев, А. Я. Основы информатики: учеб. для вузов / А. Я. Савельев. – М. : Изд-во МГТУ им. Н. Э. Баумана, 2001.
3. Угрюмов, Е. П. Цифровая схемотехника / Е. П. Угрюмов. – 3-е изд. – СПб. : БХВ-Санкт-Петербург, 2010.
4. Бабич, Н. П. Основы цифровой схемотехники / Н. П. Бабич, И. А. Жуков. – М. : Изд-во Додэка ХХI ; МК-Пресс, 2007.
5. Уэйкерли, Дж. Ф. Проектирование цифровых устройств / Дж. Ф. Уэйкерли. – М. : Постмаркет, 2002.
6. Орлов, С.А. Организация ЭВМ и систем : Учебник для вузов / С. А. Орлов, Б. Я. Цилькер. – 2-е изд. – СПб. : Питер, 2011.
7. Мышляева, И. М. Цифровая схемотехника / И. М. Мышляева. – М. : Изд-во Центр «Академия», 2005.
8. Магда, Ю. С. Современные микроконтроллеры. Архитектура, программирование, разработка устройств / Ю. С. Магда. – М. : ДМК-Пресс, 2013.
9. Хартов, В. Я. Микропроцессорные системы : учеб. пособие для студ. учреждений высш. проф. образования / В. Я. Хартов. – М. : Издательский центр «Академия», 2010.
10. Костров, Б. В. Архитектура микропроцессорных систем / Б. В. Костров, В. Н. Ручкин. – М. : Издательство Диалог-МИФИ, 2007.
11. Костров, Б. В. Микропроцессорные системы и микроконтроллеры / Б. В. Костров, В. Н. Ручкин. – М. : ТехБук (Десс), 2007.
12. Микропроцессорные системы : учеб. пособие для вузов / Е. К. Александров [и др.] ; под общ. ред. Д. В. Пузанкова. – СПб. : Политехника, 2002.
13. Брэй, Б. Микропроцессоры Intel : 8086/8088, 80186/80188, 80286, 80386, 80486, Pentium, Pentium Pro Processor, Pentium II, Pentium III, Pentium 4. Архитектура, программирование и интерфейсы / Б. Брэй. – 6-е изд. : пер. с англ. – СПб. : БХВ-Петербург, 2005.
14. Каляев, А. В. Многопроцессорные системы с программируемой архитектурой / А. В. Каляев. – М. : Радио и связь, 1984.
15. Шпаковский, Г. И. Архитектура параллельных ЭВМ / Г. И. Шпаковский. – Минск : Университетское, 1989.

16. Воеводин, В. В., Воеводин, Вл. В. Параллельные вычисления. – СПб.: БХВ – Петербург, 2004. – 608с.
17. Коуги, П. М. Архитектура конвейерных ЭВМ / П. М. Коуги. – М. : Радио и связь, 1985.
18. Петровский А.А., Станкевич А.В., Петровский А.А. Быстрое проектирование систем мультимедиа от прототипа, Мн.: Бестпринт, 2011. – 412с.
19. Качинский М.В., Петровский А.А. Структурный синтез параллельно-поточных БПФ-процессоров реального времени. – Учебно-методическое пособие. Мн.: БГУИР, 2014. – 57с.
20. Петровский А.А., Ващекевич М.И., Родионов М.М. Проектирование ЭВС с динамически реконфигурируемой архитектурой. – Учебно-методическое пособие. Мн.: БГУИР, 2011. – 39с.
21. Проектирование ЭВС с динамически реконфигурируемой архитектурой // А.А. Петровский, А.Е. Новиков и др. – Лабораторный практикум. Мн.: БГУИР, 2008. – 63с.